Gen2 Serial Rapidio y FPGA de bajo costo de bajo costo de baja potencia
Como los requisitos de ancho de banda para aplicaciones como el procesamiento inalámbrico, Wireline y Medical/Imaging continúan cultivando diseñadores dependen de los conjuntos de herramientas necesarios para proporcionarles las capacidades de procesamiento de señal en tiempo real que se necesitan.
Los dispositivos DSP y de la Unidad de Procesamiento de Red (NPU), junto con FPGA de bajo costo y baja potencia que admiten Gen2 Serial Rapidio (SRIO), pueden proporcionar una plataforma ideal para enfrentar desafíos como el procesamiento de alta velocidad, una base de suscriptores que aumenta rápidamente, y el costo y el costo y Limitaciones de potencia.
Descargue este documento técnico para obtener más información.
Leer más
Al enviar este formulario usted acepta Lattice Semiconductor Corporation contactarte con correos electrónicos relacionados con marketing o por teléfono. Puede darse de baja en cualquier momento. Lattice Semiconductor Corporation sitios web y las comunicaciones están sujetas a su Aviso de Privacidad.
Al solicitar este recurso, usted acepta nuestros términos de uso. Todos los datos son protegido por nuestro Aviso de Privacidad. Si tiene más preguntas, envíe un correo electrónico dataprotection@techpublishhub.com
Categorías relacionadas: Componentes, Fuerza, Incorporado
Más recursos de Lattice Semiconductor Corporation
Diseño práctico de CPLD de baja potencia
Cualquier ingeniero involucrado con productos portátiles o portátiles sabe que minimizar el consumo de energía es un requisito absoluto para los...
Implementación de controladores de memoria D...
Implementar un controlador de memoria DDR3 de alta velocidad y alta eficiencia en un FPGA es una tarea formidable. Hasta hace poco, solo unos pocos...
ISPMACH® 4000ZE - habilitando CPLDS en aplic...
Los ingenieros de diseño tienen constantemente desafíos para desarrollar nuevos productos con características y funcionalidades mejoradas sobre ...
