Técnicas de diseño de tablero de bajo costo para diseñar con PLD en paquetes BGA
Los dispositivos lógicos programables (PLD) ofrecen ventajas inherentes de tiempo de mercado y flexibilidad de diseño sobre circuitos integrados específicos de aplicación (ASIC) y productos estándar específicos de aplicaciones (ASSP).
La creciente complejidad de los requisitos del sistema ha impulsado la necesidad de aumentar la densidad lógica y los pines de E/S de PLD. Como resultado, la matriz de cuadrícula de bola (BGA) se ha convertido en el paquete elegido para PLDS. Las opciones de BGA como BGA de escala de chips, BGA de tono fino y matriz de chips BGA han reemplazado en gran medida la mayoría de las opciones de paquetes planos cuádruples (QFP) en la mayoría de las PLD.
Descargue este documento técnico para obtener más información.
Leer más
Al enviar este formulario usted acepta Lattice Semiconductor Corporation contactarte con correos electrónicos relacionados con marketing o por teléfono. Puede darse de baja en cualquier momento. Lattice Semiconductor Corporation sitios web y las comunicaciones están sujetas a su Aviso de Privacidad.
Al solicitar este recurso, usted acepta nuestros términos de uso. Todos los datos son protegido por nuestro Aviso de Privacidad. Si tiene más preguntas, envíe un correo electrónico dataprotection@techpublishhub.com
Categorías relacionadas: Condensadores, Fuerza, Incorporado, Resistencias
Más recursos de Lattice Semiconductor Corporation
Diseño de baja potencia
El consumo de energía se está convirtiendo en una variable cada vez más importante cuando se trata de calcular la huella OPEX y el carbono para ...
Machxo ™: dispositivos programables optimiz...
El puente, la interfaz y el control del bus son funciones comunes en muchos sistemas electrónicos. El uso de estas funciones abarca prácticamente...
Consideraciones de poder en el diseño FPGA
El poder siempre ha sido una consideración de diseño. Sin embargo, tradicionalmente, se ha asignado una prioridad más baja a la potencia que a l...
