Técnicas de diseño de tablero de bajo costo para diseñar con PLD en paquetes BGA

Los dispositivos lógicos programables (PLD) ofrecen ventajas inherentes de tiempo de mercado y flexibilidad de diseño sobre circuitos integrados específicos de aplicación (ASIC) y productos estándar específicos de aplicaciones (ASSP).
La creciente complejidad de los requisitos del sistema ha impulsado la necesidad de aumentar la densidad lógica y los pines de E/S de PLD. Como resultado, la matriz de cuadrícula de bola (BGA) se ha convertido en el paquete elegido para PLDS. Las opciones de BGA como BGA de escala de chips, BGA de tono fino y matriz de chips BGA han reemplazado en gran medida la mayoría de las opciones de paquetes planos cuádruples (QFP) en la mayoría de las PLD.
Descargue este documento técnico para obtener más información.