Capacidades de procesamiento de señales incrustadas del bloque SYSDSP LATTICEECP3
Los nuevos segmentos de mercado están impulsando cada vez más a los proveedores de FPGA competidores para incorporar una variedad más amplia de funcionalidades y flexibilidad dentro de sus dispositivos. El procesamiento de señal digital integrada (DSP) es una de esas funciones.
Lattice Semiconductor ha continuado su tradición de proporcionar capacidades DSP de alto rendimiento en su familia FPGA LatticeECP3 de bajo costo más reciente. Características como una arquitectura de doble rebanada, la capacidad de en cascada/cadena DSP y bloques DSP y un conjunto de instrucciones mejorado Establecer la familia LatTiceECP3 como una alternativa convincente para las aplicaciones de procesamiento de señales.
Descargue este documento técnico para obtener más información.
Leer más
Al enviar este formulario usted acepta Lattice Semiconductor Corporation contactarte con correos electrónicos relacionados con marketing o por teléfono. Puede darse de baja en cualquier momento. Lattice Semiconductor Corporation sitios web y las comunicaciones están sujetas a su Aviso de Privacidad.
Al solicitar este recurso, usted acepta nuestros términos de uso. Todos los datos son protegido por nuestro Aviso de Privacidad. Si tiene más preguntas, envíe un correo electrónico dataprotection@techpublishhub.com
Más recursos de Lattice Semiconductor Corporation
Gen2 Serial Rapidio y FPGA de bajo costo de b...
Como los requisitos de ancho de banda para aplicaciones como el procesamiento inalámbrico, Wireline y Medical/Imaging continúan cultivando diseñ...
Machxo ™: dispositivos programables optimiz...
El puente, la interfaz y el control del bus son funciones comunes en muchos sistemas electrónicos. El uso de estas funciones abarca prácticamente...
Interfaces SERDES de alta velocidad en FPGA d...
Lattice Semiconductor ha introducido dos familias FPGA de bajo costo con Serdes, el LatticeCP2M, introducido en 2007, y la familia más reciente, L...
