Verificación a nivel del sistema y depuración de diseños de memoria DDR3/4

Esta nota de aplicación proporciona una introducción a la tecnología de memoria DDR y explica los desafíos comunes, relacionados con la naturaleza específica de los datos DDR, comandos / direcciones y buses de control y describe las mediciones típicas para verificar y depurar los diseños del sistema DDR.
El documento explica los puntos de prueba recomendados y la conexión de las sondas de osciloscopio, así como la compensación de los efectos de los interpositivos DDR a través de la consideración. El documento describe la verificación eficiente de la integridad de la señal con mediciones del diagrama ocular, activación avanzada y funcionalidad TDR/TDT. Dado el alto número de líneas de señal y la terminación dinámica del bus, SSN (ruido simultáneo de conmutación) tiene un efecto significativo en los diseños de memoria DDR y la integridad de la señal, así como la integridad de la potencia, es altamente dependiente del patrón. Introducimos técnicas para lograr altas tasas de adquisición y ayudamos a detectar eficientemente los peores escenarios, afectando el rendimiento del diseño general de la memoria. El documento también incluye una mirada cercana sobre la integridad de la potencia.
Proporcionando ejemplos de mejores prácticas en el proceso de verificación y depuración del diseño, el documento aborda a todos los diseñadores de sistemas e ingenieros de pruebas, trabajando en diseños de memoria DDR.