El diseño del sistema en chip previamente probado acelera el desarrollo de PLD
Muchos diseños de dispositivos lógicos programables (PLD) de tamaño moderado, especialmente aquellos en aplicaciones de plano de control, consisten en una serie de interfaces interconectadas a través de un bus de onchip a un microprocesador que puede estar dentro o fuera del chip. Aunque cada interfaz a menudo es relativamente simple, la tarea de construir todas las interconexiones en chip y depurarlas puede llevar mucho tiempo y frustrante. Un número creciente de diseñadores utilizan tableros de desarrollo con sistemas basados en procesadores prediseñados para acelerar el proceso de desarrollo.
Descargue este documento técnico para obtener más información.
Leer más
Al enviar este formulario usted acepta Lattice Semiconductor Corporation contactarte con correos electrónicos relacionados con marketing o por teléfono. Puede darse de baja en cualquier momento. Lattice Semiconductor Corporation sitios web y las comunicaciones están sujetas a su Aviso de Privacidad.
Al solicitar este recurso, usted acepta nuestros términos de uso. Todos los datos son protegido por nuestro Aviso de Privacidad. Si tiene más preguntas, envíe un correo electrónico dataprotection@techpublishhub.com
Categorías relacionadas: Conectores, Fuerza, Incorporado, Interruptor, Procesadores
Más recursos de Lattice Semiconductor Corporation
Gestión de la plataforma utilizando PLD no v...
Control de encendido, expansión de E/S de propósito general, traducción a nivel de voltaje y puentes de interfaz son funciones comunes en la inf...
Consideraciones de poder en el diseño FPGA
El poder siempre ha sido una consideración de diseño. Sin embargo, tradicionalmente, se ha asignado una prioridad más baja a la potencia que a l...
Interfaces SERDES de alta velocidad en FPGA d...
Lattice Semiconductor ha introducido dos familias FPGA de bajo costo con Serdes, el LatticeCP2M, introducido en 2007, y la familia más reciente, L...
