Diseño práctico de CPLD de baja potencia
Cualquier ingeniero involucrado con productos portátiles o portátiles sabe que minimizar el consumo de energía es un requisito absoluto para los diseños de hoy. Pero solo los veteranos entienden los detalles sutiles pero importantes que pueden extender la duración de la batería de los sistemas al máximo.
En este semiconductor de celosía de papel blanco, se centra en cómo esos expertos experimentados usan dispositivos lógicos programables complejos de potencia ultra baja (CPLDS) para retirar hasta los últimos microwatt de los subsistemas de E/S de sus diseños integrados.
Descargar para obtener más información.
Leer más
Al enviar este formulario usted acepta Lattice Semiconductor Corporation contactarte con correos electrónicos relacionados con marketing o por teléfono. Puede darse de baja en cualquier momento. Lattice Semiconductor Corporation sitios web y las comunicaciones están sujetas a su Aviso de Privacidad.
Al solicitar este recurso, usted acepta nuestros términos de uso. Todos los datos son protegido por nuestro Aviso de Privacidad. Si tiene más preguntas, envíe un correo electrónico dataprotection@techpublishhub.com
Categorías relacionadas: Baterías, Componentes, Fuerza, Incorporado, Industrial, Interruptor, Pantallas, Procesadores, Relevos, Resistencias
Más recursos de Lattice Semiconductor Corporation
Uso de PLD de bajo costo y no volátiles en a...
Los diseñadores de sistemas se enfrentan a una presión continua para cumplir con sus horarios de desarrollo, y necesitan implementar diseños con...
Interfaces SERDES de alta velocidad en FPGA d...
Lattice Semiconductor ha introducido dos familias FPGA de bajo costo con Serdes, el LatticeCP2M, introducido en 2007, y la familia más reciente, L...
Capacidades de procesamiento de señales incr...
Los nuevos segmentos de mercado están impulsando cada vez más a los proveedores de FPGA competidores para incorporar una variedad más amplia de ...
