Implementación de controladores de memoria DDR3 de alta velocidad en un FPGA de rango medio
Implementar un controlador de memoria DDR3 de alta velocidad y alta eficiencia en un FPGA es una tarea formidable. Hasta hace poco, solo unos pocos FPGA de alta gama (léase: caros) admitÃan los bloques de construcción necesarios para interactuar de manera confiable a dispositivos de memoria DDR3 de alta velocidad. Sin embargo, se está desarrollando una nueva generación de FPGA de rango medio.
Este documento blanco examina los desafÃos de diseño y cómo una familia FPGA particular, la LatticeECP3, puede facilitar el diseño del controlador de memoria DDR3.
Descargue este documento técnico para obtener más información.
Leer más
Al enviar este formulario usted acepta Lattice Semiconductor Corporation contactarte con correos electrónicos relacionados con marketing o por teléfono. Puede darse de baja en cualquier momento. Lattice Semiconductor Corporation sitios web y las comunicaciones están sujetas a su Aviso de Privacidad.
Al solicitar este recurso, usted acepta nuestros términos de uso. Todos los datos son protegido por nuestro Aviso de Privacidad. Si tiene más preguntas, envÃe un correo electrónico dataprotection@techpublishhub.com
CategorÃas relacionadas: Componentes, Fuerza
Más recursos de Lattice Semiconductor Corporation
Gestión de la plataforma utilizando PLD no v...
Control de encendido, expansión de E/S de propósito general, traducción a nivel de voltaje y puentes de interfaz son funciones comunes en la inf...
FPGA en redes inalámbricas de próxima gener...
Además de la conectividad de voz, las redes inalámbricas celulares digitales como GSM y su mejora, GSM-Edge, ahora pueden proporcionar mayores ve...
Implementación de interfaces de visualizaciÃ...
El semiconductor de la red ha desarrollado una interfaz de visualización en la familia Machxo2 PLD. Debido a que esta interfaz ahora es compatible...
