Diseño práctico de CPLD de baja potencia
Cualquier ingeniero involucrado con productos portátiles o portátiles sabe que minimizar el consumo de energía es un requisito absoluto para los diseños de hoy. Pero solo los veteranos entienden los detalles sutiles pero importantes que pueden extender la duración de la batería de los sistemas al máximo.
En este semiconductor de celosía de papel blanco, se centra en cómo esos expertos experimentados usan dispositivos lógicos programables complejos de potencia ultra baja (CPLDS) para retirar hasta los últimos microwatt de los subsistemas de E/S de sus diseños integrados.
Descargar para obtener más información.
Leer más
Al enviar este formulario usted acepta Lattice Semiconductor Corporation contactarte con correos electrónicos relacionados con marketing o por teléfono. Puede darse de baja en cualquier momento. Lattice Semiconductor Corporation sitios web y las comunicaciones están sujetas a su Aviso de Privacidad.
Al solicitar este recurso, usted acepta nuestros términos de uso. Todos los datos son protegido por nuestro Aviso de Privacidad. Si tiene más preguntas, envíe un correo electrónico dataprotection@techpublishhub.com
Categorías relacionadas: Baterías, Componentes, Fuerza, Incorporado, Industrial, Interruptor, Pantallas, Procesadores, Relevos, Resistencias
Más recursos de Lattice Semiconductor Corporation
Nuevos enfoques para la aceleración de hardw...
Pida a los diseñadores de sistemas que enumeren los problemas que enfrentan, no importa si están construyendo aplicaciones móviles de consumidor...
Técnicas de diseño de tablero de bajo costo...
Los dispositivos lógicos programables (PLD) ofrecen ventajas inherentes de tiempo de mercado y flexibilidad de diseño sobre circuitos integrados ...
El diseño del sistema en chip previamente pr...
Muchos diseños de dispositivos lógicos programables (PLD) de tamaño moderado, especialmente aquellos en aplicaciones de plano de control, consis...
